中國臺(tái)灣半導(dǎo)體研究中心（TSRI）與日本產(chǎn)業(yè)技術(shù)總合研究所（AIST）合作，開發(fā)新型晶體管結(jié)構(gòu)。日本媒體指出，這有助制造2nm以下線寬、規(guī)劃應(yīng)用在2024年后的新一代先進(jìn)半導(dǎo)體。

中國臺(tái)灣半導(dǎo)體研究中心在去年12月下旬公布，于IEEE國際電子組件會(huì)議IEDM（International Electron Devices Meeting）在線會(huì)議中，與日本產(chǎn)業(yè)技術(shù)總合研究所共同開發(fā)低溫芯片鍵合技術(shù)；相關(guān)技術(shù)可將不同通道材料的基板，直接鍵合成一個(gè)基板，并應(yīng)用在互補(bǔ)式晶體管組件上。

這項(xiàng)技術(shù)可有效減少組件的面積，提供下世代半導(dǎo)體在多層鍵合與異質(zhì)整合的研究可行性參考。

日本經(jīng)濟(jì)新聞中文網(wǎng)今天報(bào)導(dǎo)，這項(xiàng)共同研究計(jì)劃從2018年啟動(dòng)，日本和中國臺(tái)灣研究機(jī)構(gòu)各自發(fā)揮優(yōu)勢(shì)；日本產(chǎn)業(yè)技術(shù)總合研究所利用先前累積的材料開發(fā)知識(shí)和堆棧異種材料的技術(shù)，中國臺(tái)灣半導(dǎo)體研究中心在異質(zhì)材料堆棧晶體管的設(shè)計(jì)和試制技術(shù)上提供協(xié)助。

相關(guān)技術(shù)是將硅（Si）和鍺（Ge）等不同信道材料從上下方堆棧、使「n型」和「p型」場(chǎng)效應(yīng)晶體管（FET）靠近、名為CFET的結(jié)構(gòu)。

報(bào)導(dǎo)指出，與之前晶體管相比，CFET結(jié)構(gòu)的晶體管性能高、面積小，有助制造2nm以下線寬的新一代半導(dǎo)體；此次開發(fā)的新型晶體管，預(yù)計(jì)應(yīng)用在2024年以后的先進(jìn)半導(dǎo)體。

日本產(chǎn)業(yè)技術(shù)總合研究所表示，相關(guān)技術(shù)在世界上是首次，規(guī)劃未來3年內(nèi)向民間企業(yè)轉(zhuǎn)讓技術(shù)，實(shí)現(xiàn)商用化。

晶圓代工龍頭臺(tái)積電也積極布局先進(jìn)半導(dǎo)體制程，董事長(zhǎng)劉德音日前指出，臺(tái)積電3nm制程依計(jì)劃推進(jìn)，甚至比預(yù)期還超前一些。臺(tái)積電原訂3nm今年試產(chǎn)，預(yù)計(jì)2022年下半年量產(chǎn)；臺(tái)積電規(guī)畫3nm采用鰭式場(chǎng)效晶體管（FinFET）架構(gòu)，2nm之后轉(zhuǎn)向環(huán)繞閘極（GAA）架構(gòu)。

臺(tái)積電日前也公告赴日本投資定案，將在日本投資設(shè)立100%持股子公司，實(shí)收資本額不超過186億日元，約1.86億美元，擴(kuò)展三維芯片（3DIC）材料研究，預(yù)計(jì)今年完成。

中國臺(tái)灣半導(dǎo)體研究中心布局包含下世代組件、前瞻內(nèi)存、硅基量子計(jì)算次系統(tǒng)開發(fā)等半導(dǎo)體技術(shù)與IC應(yīng)用技術(shù)服務(wù)平臺(tái)，提供從組件、電路到系統(tǒng)整合的一條龍服務(wù)，建立半導(dǎo)體制造、封裝測(cè)試、IC設(shè)計(jì)、硅智財(cái)、系統(tǒng)整合等開放性信息與服務(wù)平臺(tái)。