時(shí)至今日，芯片制程工藝已經(jīng)發(fā)展到3納米了，再往下發(fā)展基本上到物理極限了。

起初，制程工藝都是以晶體管柵極長(zhǎng)度來命名的，比如柵極長(zhǎng)度是90納米，那就命名為90納米制程工藝。后來，隨著技術(shù)進(jìn)步越來越慢，有些代工廠商開始不按套路出牌，在命名規(guī)則上開始放水，緊接著，其他代工廠商也被迫跟著放水。因此，現(xiàn)在所謂的5納米芯片制程工藝實(shí)際上晶體管柵極長(zhǎng)度遠(yuǎn)大于5納米。例如三星14納米制程工藝的晶體管柵極長(zhǎng)度相當(dāng)于標(biāo)準(zhǔn)30納米，臺(tái)積電16納米制程工藝相當(dāng)于標(biāo)準(zhǔn)33納米，而英特爾14納米制程工藝則相當(dāng)于24納米。

從2020年初開始，全球半導(dǎo)體先進(jìn)制程之戰(zhàn)火花四射。從華為和蘋果打響7nm旗艦手機(jī)芯片第一炮開始，7nm芯片產(chǎn)品已是百花齊放之勢(shì)，5nm芯片也將在下半年正式首秀。這些逐漸縮小的芯片制程數(shù)字，正是全球電子產(chǎn)品整體性能不斷進(jìn)化的核心驅(qū)動(dòng)力。

通往更先進(jìn)制程的道路猶如攀登高峰，極高的技術(shù)難度和研發(fā)成本將大多數(shù)芯片選手?jǐn)r在半山腰，目前全球唯有臺(tái)積電、英特爾、三星還在向峰頂沖刺。

在集成電路光刻技術(shù)的發(fā)展階段，所謂的物理極限其實(shí)就是光的波長(zhǎng)限制，所以科學(xué)家們所做的工作主要是不斷降低用于曝光的光線的波長(zhǎng)。通過這種方法，不斷提高光刻分辨率，分辨率高了，同樣大小的硅晶圓上，可以生產(chǎn)更多的芯片。

那么，芯片發(fā)展的過去、現(xiàn)狀和未來是怎樣的呢？

芯片制程發(fā)展階段：

2001年：芯片制程工藝是130nm。

2004年：90nm的元年。

2012年：制程工藝發(fā)展到22nm，此時(shí)聯(lián)電、聯(lián)發(fā)科、格芯等很多廠家可以達(dá)到22nm的半導(dǎo)體制程工藝。

2015年：芯片制成發(fā)展的一個(gè)分水嶺，進(jìn)入14nm時(shí)代。

2017年：步入10nm時(shí)代，英特爾停在了10nm，i5和i7處理器由于良率問題而遲遲無法交貨。

2018年：7nm來臨，英特爾至今無法突破，而美國(guó)另一家芯片代工巨頭“格芯”，也是在7納米處倒下的。

2019年：6nm開始量產(chǎn)。

2020年：制程開始進(jìn)入5nm時(shí)代，進(jìn)入更難的5nm，只有三星和臺(tái)積電生存下來了。

2021年：臺(tái)積電3nm制程風(fēng)險(xiǎn)量產(chǎn)。

2022年：臺(tái)積電內(nèi)部將2nm芯片提上日程。



5nm芯片的現(xiàn)狀

蘋果公司于2020年10月發(fā)布了“iPhone 12”系列，搭載的是采用5nm工藝的全球首個(gè)A14仿生芯片。這款SoC的晶體管數(shù)量達(dá)到118億個(gè)，比A13多大約40%。同一時(shí)期，華為海思也發(fā)布了搭載5nm麒麟9000的Mate 40 Pro。

但是隨著半導(dǎo)體技術(shù)逐漸接近物理瓶頸，晶體管尺寸的微縮越來越難。5nm的手機(jī)芯片的表現(xiàn)似乎并不盡人意，不僅在性能提升有限，功耗也面臨“翻車”。

廠商為追求更低的成本，用更小面積的芯片承載更多的晶體管，看似是達(dá)成制程越先進(jìn)、芯片性能越好、功耗越低。但實(shí)際情況更復(fù)雜，有的廠商通過增加核心、也有通過設(shè)計(jì)更復(fù)雜的電路，無論是增加核心還是設(shè)計(jì)更復(fù)雜的電路，都需要面對(duì)功耗激增的問題，兩者之間又需要尋找新方法進(jìn)行平衡。

另外，5nm芯片的成本極高。昂貴的設(shè)備和工藝成本，推動(dòng)了芯片價(jià)格的上漲。這是無法避免的。正如2018年的時(shí)候，臺(tái)積電官方表示，預(yù)計(jì)在5nm工藝上總共投資了250億美元，其中5nm芯片設(shè)計(jì)成本將增至4.76億美元。

也就是說，設(shè)計(jì)一款A(yù)14或者麒麟5nm芯片，總成本可能高達(dá)近5億美元。

2nm已經(jīng)開始研發(fā)

幾十年來，半導(dǎo)體行業(yè)進(jìn)步的背后存在著一條金科玉律，即摩爾定律。摩爾定律表明：每隔 18~24 個(gè)月，集成電路上可容納的元器件數(shù)目便會(huì)增加一倍，芯片的性能也會(huì)隨之翻一番。

然而，在摩爾定律放緩甚至失效的今天，全球幾大半導(dǎo)體公司依舊在拼命廝殺，希望率先拿下制造工藝布局的制高點(diǎn)。臺(tái)積電5nm已經(jīng)量產(chǎn)，3nm預(yù)計(jì)2022年量產(chǎn)，2nm研發(fā)已經(jīng)取得重大突破。

有別于3nm與5nm采用鰭式場(chǎng)效晶體管（FinFET）架構(gòu)，臺(tái)積電2nm改采全新的多橋通道場(chǎng)效晶體管（MBCFET）架構(gòu)，研發(fā)進(jìn)度超前。

根據(jù)臺(tái)積電近年來整個(gè)先進(jìn)制程的布局，業(yè)界估計(jì)，臺(tái)積電2nm將在2023下半年推出，有助于其未來持續(xù)拿下蘋果、輝達(dá)等大廠先進(jìn)制程大單。


芯片制程的極限是幾納米?

我們都知道，摩爾定律為芯片產(chǎn)業(yè)的發(fā)展指明了道路和奮斗目標(biāo)，芯片制程的演化，從微米、亞微米、深亞微米，到193nm、157nm、90nm，再到最近幾年的12nm、7nm、4nm，都在按照摩爾定律演進(jìn)。

但這一切總要有個(gè)頭吧！芯片制程的物理和工程極限究竟在哪里？1nm是摩爾定律的盡頭？

在FUTURE SUMMITS 2022大會(huì)上，世界上最先進(jìn)的半導(dǎo)體研究公司IMEC（比利時(shí)微電子中心），在峰會(huì)上展示了最新的芯片制程路線圖。

從路線圖來看，要達(dá)到1nm制程，還得6年，而到了2036年，芯片制程可能會(huì)突破到0.2nm。

但是臺(tái)積電近幾年來的先進(jìn)制程升級(jí)換代，從產(chǎn)品的實(shí)際表現(xiàn)來看，高昂的代價(jià)并沒能完美實(shí)現(xiàn)預(yù)期中的效果。或許臺(tái)積電現(xiàn)在很可能已經(jīng)觸碰到了資本投入和技術(shù)實(shí)現(xiàn)之間的一個(gè)瓶頸。

摩爾定律的效應(yīng)逼近極限，從制程進(jìn)步中獲得芯片性能提升的難度和成本越來越高。這令3D封裝等前沿封裝技術(shù)成為提升復(fù)雜芯片性能的重要途徑，封測(cè)行業(yè)未來有可能會(huì)往更加技術(shù)密集的方向轉(zhuǎn)變。


1nm是摩爾定律的盡頭？

在我們目前的認(rèn)知中，芯片制程代表著芯片的性能和功耗。而廠商也往往以先進(jìn)制程作為關(guān)鍵宣傳點(diǎn)。一直以來，芯片的迭代進(jìn)化被一個(gè)叫「摩爾定律」的預(yù)言控制著。它的提出者是英特爾公司的創(chuàng)始人之一戈登·摩爾。早在1965年，摩爾就預(yù)言：?jiǎn)挝黄椒接⒋缟暇w管的數(shù)目每隔18～24個(gè)月就將翻一番。

后來人們發(fā)現(xiàn)無論是芯片的演化速度還是計(jì)算機(jī)的進(jìn)步迭代，都和摩爾這個(gè)預(yù)言驚人地一致。比如我們今天說的芯片制程的演化，從微米、亞微米、深亞微米，到193nm、157nm、90nm，再到最近幾年的12nm、7nm、4nm，都在按照摩爾57年前說的這段預(yù)言演進(jìn)。

可以說，摩爾定律為芯片產(chǎn)業(yè)的發(fā)展指明了道路和奮斗目標(biāo)。不過，摩爾定律一路走過來并不是沒有受到挑戰(zhàn)。

如今，隨著5G、AI等技術(shù)的發(fā)展，我們迎來了一個(gè)數(shù)據(jù)洪流時(shí)代。但是摩爾定律本質(zhì)上來說，是依據(jù)馮·諾依曼架構(gòu)提出的，而該架構(gòu)對(duì)于海量數(shù)據(jù)，尤其是不規(guī)則的海量數(shù)據(jù)處理，存在著先天短板。

因而，從這個(gè)方面來看，無論是摩爾定律，還是以x86為基礎(chǔ)的馮·諾依曼架構(gòu)，都會(huì)隨著人類社會(huì)的發(fā)展以及數(shù)據(jù)量的不斷攀升，最終失效。

實(shí)際上，早在2015年時(shí)，摩爾就預(yù)言，摩爾定律將在十年內(nèi)走到盡頭。也就是說，再過3年，摩爾定律即將失效。如果2025年之前確實(shí)如此，那真是「摩爾正確預(yù)言了摩爾預(yù)言的失敗」。

實(shí)際上，目前業(yè)界對(duì)于摩爾定律的極限和摩爾本人的看法一致：2024年摩爾定律將走到盡頭。


造成摩爾定律失效的三大原因

就拿芯片產(chǎn)業(yè)來說，如今的芯片制程工藝已經(jīng)到了4nm，但是大部分從業(yè)人員認(rèn)為，摩爾定律到了5nm的制程工藝時(shí)，已經(jīng)在逐漸失效。為什么敢于如此斷言？有如下原因：


一、芯片制程越先進(jìn)，發(fā)熱量越大

第一，隨著在同樣面積的晶圓中集成的晶體管數(shù)量越來越多，產(chǎn)生的熱量也會(huì)越來越大。

要理解這個(gè)問題，我們先來簡(jiǎn)單說一下芯片的構(gòu)造。提到芯片，我們往往會(huì)提到IC，這個(gè)IC其實(shí)翻譯過來就是集成電路的意思，半導(dǎo)體集成電路，就是指的芯片。而我們說的高通驍龍8等芯片，其實(shí)就是指的是芯片中的SoC芯片。學(xué)術(shù)一點(diǎn)說，是一種把電路小型化，并制造在一塊半導(dǎo)體晶圓上的一種具有特殊功能的微型電路。

芯片的制造過程簡(jiǎn)約來說有三個(gè)步驟，分別是設(shè)計(jì)、制作和封裝，設(shè)計(jì)和制作的難度最大，無論是蘋果還是華為的芯片，都是自己設(shè)計(jì)，然后交由臺(tái)積電進(jìn)行代工制作，而三星是目前全球唯一一家可以既自己設(shè)計(jì)芯片，也有工廠可以自己生產(chǎn)的廠商。

衡量芯片生產(chǎn)的核心指標(biāo)有兩個(gè)：一是硅晶圓尺寸，二是晶圓的工藝節(jié)點(diǎn)，即制程。硅晶圓尺寸是越大越好，而晶圓的工藝節(jié)點(diǎn)卻相反，則越小越好。由于篇幅有限，我們這里主要來說說芯片的工藝制程。

所謂制程，指的是硅晶圓上所能蝕刻的最小尺寸，也叫柵長(zhǎng)。越先進(jìn)的工藝，制程就越小，一塊硅晶圓所能生產(chǎn)的晶體管就越多，處理器的功能就越強(qiáng)，運(yùn)算效率也越高。

如果大家回顧一下電子產(chǎn)業(yè)的發(fā)展，就會(huì)發(fā)現(xiàn)有一個(gè)奇怪的現(xiàn)象：電子設(shè)備越來越小、性能卻越來越好。這背后最主要的功臣之一，就是芯片制程的進(jìn)步。

不過，這背后也是有代價(jià)的。當(dāng)芯片制程工藝越來越小時(shí)，里面電子的運(yùn)算速度就會(huì)越來越快，芯片發(fā)熱就會(huì)越嚴(yán)重。而發(fā)熱不但對(duì)芯片的性能影響很大，還會(huì)縮短芯片的壽命。這種現(xiàn)象早在20世紀(jì)初，在芯片制程工藝突破90nm制程時(shí)，傳統(tǒng)的芯片發(fā)熱方案就已經(jīng)不管用了。

但是，摩爾定律不能停啊。于是，芯片廠商重新對(duì)芯片內(nèi)部的電路重新調(diào)整：既然大家伙聚在一起容易「鬧事」（發(fā)熱），那索性就把你們隔開。于是，從2004年開始，就有了所謂的四核、八核等多核處理器，比如說將原來一個(gè)4000兆赫的內(nèi)核，分成四個(gè)1000兆赫的內(nèi)核。



二、量子隧穿效應(yīng)

即便在俄羅斯，也不能無線套娃啊。這就涉及到了第二個(gè)原因：量子隧穿效應(yīng)。

通過前面的敘述，我們都知道了芯片上有無數(shù)個(gè)晶體管。作為芯片的核心，無論是基于摩爾定律下的內(nèi)卷要求，還是電子設(shè)備小型化的需要，晶體管都需要越做越小。因?yàn)橹挥羞@樣，一塊芯片上能夠容納的晶體管才能隨之增加，性能也才能同比提高。但是這也是有極限的，這個(gè)極限就是1nm。

當(dāng)芯片制程達(dá)到1nm時(shí)，就會(huì)產(chǎn)生一種叫做量子隧穿的效應(yīng)（業(yè)界俗稱「漏電」）。這就是摩爾定律失效的第二個(gè)原因。為了理解這個(gè)效應(yīng)，你可以把芯片想象成水庫(kù)。在傳統(tǒng)力學(xué)層面，只要水壩比水平面高，水就不會(huì)流出去。但是，當(dāng)一塊晶圓上所承載的晶體管達(dá)到一個(gè)臨界值（也就是1nm制程）時(shí)，就會(huì)進(jìn)入量子狀態(tài)，水庫(kù)的水就會(huì)沸騰起來，這時(shí)候就會(huì)有部分浪花濺出。具體到芯片上來，就是電子從一個(gè)晶體管跑向另一個(gè)晶體管而不受控制，就會(huì)讓晶體管完全失效。

實(shí)際上，在芯片制程進(jìn)入7nm時(shí)，這種電子擊穿效應(yīng)就越來越明顯了，表現(xiàn)在如今的手機(jī)上就是，發(fā)熱問題越來越嚴(yán)重，各大手機(jī)廠商都在將「散熱」作為一大賣點(diǎn)。



三、終端設(shè)備對(duì)于低能耗的要求越來越高

對(duì)于如今的智能手機(jī)來說，在藍(lán)牙、WiFi連接、GPS、感知觸摸、指紋識(shí)別等后臺(tái)功能越來越多時(shí)；2K 高清屏、120Hz 刷新屏等高能耗的配置，在內(nèi)卷的趨勢(shì)下成為手機(jī)的標(biāo)配時(shí)；在因?yàn)橐咔樽屓藗儗?duì)手機(jī)的依賴加重造成用機(jī)時(shí)間大幅增加等情況下，「續(xù)航尿崩」成為一個(gè)急需解決的問題。

此外，相比于20世紀(jì)80年代的臺(tái)式電腦和筆記本電腦來說，使用芯片的差別僅僅在于內(nèi)核數(shù)量的差別而已，對(duì)于能耗的要求并不高。而如今，無論是筆記本電腦，還是智能手機(jī)，都在向輕薄便攜方向發(fā)展，加上可穿戴設(shè)備的流行，使得如今芯片在高性能之外，最大的要求就是低能耗。

這就是摩爾定律遇到的第三個(gè)挑戰(zhàn)，終端設(shè)備對(duì)于芯片能耗的要求越來越高，但是由于量子隧穿效應(yīng)的存在，芯片制程越先進(jìn)，發(fā)熱就越不受控制。

那么，這樣看來，問題無解了？

也不是。



未來芯片的發(fā)展

所謂「制造材料者制造技術(shù)」，回顧整個(gè)芯片的發(fā)展歷程，其實(shí)也是芯片制造材料逐漸優(yōu)化迭代的過程。

從第一代半導(dǎo)體材料的以硅和鍺為主，到鍺被硅全面取代，再到以砷化鎵（GaAs）、磷化銦（InP）為代表的第二代半導(dǎo)體材料大量出現(xiàn)，實(shí)際上，不僅可以讓沙子變芯片，也可以有其他材料可以取代。而一旦制造材料重新更換，制約芯片的發(fā)展壁壘，也會(huì)消失不見。

2021年5月，臺(tái)大、臺(tái)積電和麻省理工共同發(fā)布研究成果，首度提出利用半金屬Bi作為二維材料的接觸電極。它不僅能夠大幅降低電阻和提高電流，還能夠有效減少量子隧穿效應(yīng)的影響。

而像碳納米管、納米線以及三維的制造工藝等新器件和新材料，也在進(jìn)行技術(shù)攻關(guān)，有望進(jìn)一步解決當(dāng)前芯片面臨的問題。這表示，摩爾定律或許有一天會(huì)暫時(shí)失效，但是只要?dú)v史滾滾向前，人類的發(fā)展就不會(huì)暫停。